PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-045584

(43)Date of publication of application: 14.02.1992

(51)Int.CI.

H01L 45/00 H01L 27/10 H01L 29/788 H01L 29/792

(21)Application number: 02-152677

(71)Applicant.

(71)Applicant: CASIO COMPUT CO LTD

(22)Date of filing:


13.06.1990

(72)Inventor: SASAKI MAKOTO

(54) PHASE TRANSITION TYPE MEMORY ELEMENT AND ITS MANUFACTURE

(57)Abstract:

PURPOSE: To reduce a current value of reset pulse which changes a chalcogenide semiconductor from crystal state to amorphous state and reloads a memory element from 'on' state to 'off' state by making an entire region of a semiconductor layer a current path. CONSTITUTION: A through-hole of a small diameter (1.5 to $0.1 \mu m$) which is smaller than a diameter (2 to 3μ m) of a current path which is formed in a semiconductor layer of a conventional phase transition type memory element is provided to a layer insulating film which insulates a lower electrode and an upper electrode. A chalcogenide semiconductor layer is filled inside the through-hole. Thereby, an entire region of the semiconductor layer becomes a current path. According to the phase transition type memory element, a diameter of the through-hole, that is, a diameter of a semiconductor layer which is filled inside the through-hole is small and a volume of a current path (a volume of an entire of the semiconductor layer) is thereby small; therefore, it is possible to reduce a current value of reset pulse which changes the chalcogenide semiconductor from crystal state to amorphous state and reloads a memory element from 'on' state to 'off' state.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本国特許庁(JP)

① 特許出願公開

@ 公 開 特 許 公 報 (A) 平4-45584

®Int. Cl. 5 H 01 L 4 識別記号

庁内整理番号

❸公開 平成4年(1992)2月14日

H 01 L 45/00 27/10 29/788 29/792 B 6810-4M 4 3 1 8831-4M

7514-4M H 01 L 29/78 3 7

3 7 1

審査請求 未請求 請求項の数 3 (全9頁)

60発明の名称 相転移型メモリ素子およびその製造方法

②特 顧 平2-152677

②出 願 平2(1990)6月13日

@発明者 佐々木

誠 東京都八王子市石川町2951番地の 5 カシオ計算機株式会

社八王子研究所内

勿出 願 人 カシオ計算機株式会社

東京都新宿区西新宿2丁目6番1号

明 細 書

1. 発明の名称

相転移型メモリ素子およびその製造方法 2. 特許請求の範囲

- (2) 絶縁性基板上に下部電極とこの下部電極を覆う層間絶縁膜を形成するとともにこの絶縁膜に前記下部電極の一部に対応させて直径1.5 μm~0.1μmの貫通孔を形成する工程と、前記絶縁膜上およびその貫通孔内にカルコゲナイド系の半導体層を堆積させ、この後前記絶縁膜上の

半導体層をエッチング除去して前記貫通孔内のみに半導体層を残す工程と、前記絶録膜の上に前記貫通孔内の半導体層を覆って上部電極を形成する工程とからなることを特徴とする相転移型メモリ業子の製造方法。

- (3) 絶縁膜上およびその貧通孔内にカルコゲナイド系の半導体層を堆積させた後、この半導体層をを積させた後、この半導体層をその融点以上の温度に加熱し、この後前記絶縁膜上の半導体層をエッチング除去することを特徴とする請求項2に記載の相転移型メモリ索子の製造方法。
- 3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、カルコゲナイド系半導体を用いた相転移型メモリ素子およびその製造方法に関するものである。

〔従来の技術〕

最近、不揮発性メモリ素子として、カルコゲナイド系半導体を用いた相転移型のメモリ素子が開発されている。

特閒平4-45584(2)

この相転移型メモリ素子は、基本的には一対の電極間にカルコゲナイド系の半導体層を介在させたもので、この相転移型メモリ素子としては、従来、第4図に示すような構造のものが知られている。

が、この電流パスAはは、、半導体層 5 の最も電流がオイドス Aはは、される。また、加電圧状態 前部 C スール が 下にに を は C ファン 状態 前部 C スール が 下に なって アンス 大き C スール が で C スール が で C スール を で C スール が で C スール を で C スール な で C な た で C な で C な た で C な で C

ところで、この相転移型メモリ素子においては、 その半導体層 5 中に生ずるフィラメント状の電流 パスAの直径 φ は 2 μm ~ 3 μm 程度であり、半 導体層 5 のアモルファス状態と結晶状態との相転 移は電流パスA部分に発生するだけであるが、半 している。なお、6aは上部電極6のライン部で ある。

この相転移型メモリ素子は、カルコゲナイド系 半導体のアモルファス状態から結晶状態および結 晶状態からアモルファス状態への相転移を利用し てオン状態とオフ状態とに書換えられるもので、 例えば半導体層5の層厚をO. 3μmとした相転 移型メモリ素子は、パルス幅30μ sec ~200 μ sec 、 波高 5 V ~ 1 0 V のセットパルスの印加 によりオン状態となり、パルス幅 O. 3 μ sec , 電流値100mAのリセットパルスの印加により オフ状態に戻される。すなわち、下部電極2と上 部電極6との間に前記セットパルスを印加すると、 この電極2、6間の半導体層5中に生じるフィラ メント状の電流パスAを流れる電流によりジュー ル熱が発生して半導体層5の電流パスA部分がア モルファス状態から結晶状態に相転移し、電流パ スAの抵抗値が低くなってメモリ素子がオン状態 となる。なお、第4図では半導体層5中に生ずる 電流パスAを半導体層5の中央部に図示している

専体層 5 の相転移領域(電流パスΑが形成されるが分)を除く部分がその全域にわたってアモルファス状態であれば、半導体層 5 の相転移領域以外の部分は常に高抵抗であるから、半導体層 5 の面積がどのような大きさであっても、メモリ素子のは特性にはほとんど差がない。このため従来の相転移型メモリ素子では、電極 2 、 6 間を絶録するの関色録録3に直径 5 μ m²~1 0 μ m の大きさの関ロ4 を设けてこの部分全体に半導体層 5 を形成している。

(発明が解決しようとする課題)

しかしながら、前記従来の相転移型メモリ衆生は、その半導体層5中に生ずる電流パスAのよる流がのとかが2μm~3μm程度であり、この電流が及とにはいかの半導体が結晶状態とアモルファス状態を活晶状態したがって、半導体層5の相転移領域を結晶状態からアモルファス状態に戻してメモリ衆子をない状態からオフ状態に書換えるリセットバルスして大きな電流パルス(半導体層5の層厚が0.3

特開平4-45584(3)

μ m の場合で100 m A)を必要とするという間 脈をもっていた。

また、前記従来の相転移型メモリ素子は、半導 体層5の相転移領域を除く部分がその全域にわた ってアモルファス状態となっていることが必要で あるため、その製造時のプロセス温度に制約があ るという問題ももっていた。これは、相転移型メ モリ素子の製造過程においてプロセス温度がカル コゲナイド半導体の結晶化温度(アモルファス状 態から結晶状態に相転移する温度)Tcを越え、 しかもその後に徐冷されると、半導体層らがその 全体にわたって結晶化してしまうためである。な お、半導体層5が結晶化しても、これを溶融して 急冷すれば半導体層5をアモルファス状態に戻す ことができるが、面積の大きな半導体層5の全 体をアモルファス状態に戻すには大きな電流パ ルス(例えば半導体層5の幅が10μm、層厚が 3 μ m の場合は、数100 m A) を電極2. 6間に印加しなければならないため、電極2. 6 間を絶録している絶縁膜3に絶縁破壊を発生させ

さらに、前記従来の相転移型メモリ素子は、半導体層 5 の面積が大きいため、メモリの素子面積を小さくして集積度を上げることができないという問題ももっていた。

本発明はこのような実情にかんがみてなされた ものであって、その目的とするところは、カルコ ゲナイド系半導体を結晶状態からアモルファス状 態にしてメモリ素子をオン状態からオフ状態に

換えるりセットパルスの電流値を小さくすることができるとともに、製造時のプロセス温度の制約 もなくして製造プロセスの自由度を広げることができ、しかも素子面積も小さくして集積度を上げることができる相転移型メモリ素子を提供するととした、あわせてその製造方法を提供することに

(22 類を解決するための手段)

本発明の相転移型メモリ素子は、絶縁性基板とでに形成された下部電極と、この下部電極を振って静しいがある世で設けられた層間絶縁を振と、この絶縁に前記下部電極に接するカルコゲナイド系がの半球体を開い、がつ前記性機関のに接する上部電極とからなり、かつ前記質通孔の直径を1.5μmの範囲にしたことを特徴とするものである。

また、本発明の相転移型メモリ素子の製造方法 は、絶縁性基板上に下部電極とこの下部電極を覆 う届間絶録膜を形成するとともにこの絶録膜に前記下部電極の一部に対対応はする工程と、前記絶限上およびその貫通孔を形成する工程と、前記絶録上およびその貫通孔内にかい口がナイド系の半導体層を堆積させ、この後前記絶録膜上のみに半導体層をエッチング除去して前記貫通孔内のみに半導体層を残す工程と、前記絶録膜の上に前記貫通孔内の半導体層を獲って上部電極を形成する工程とからなることを特徴とするものである。

この製造方法においては、前記絶縁膜上および その貫通孔内にカルコゲナイド系の半導体層を堆 徴させた後に、この半導体層をその融点以上の温 度に加熱し、この後前記絶縁膜上の半導体層をエッチング除去するのが望ましい。

〔作用〕

すなわち、本発明の相転移型メモリ素子は、下部電極と上部電極との間を絶縁する層間絶縁機に、従来の相転移型メモリ素子においてその半導体層に形成される電流パスの直径(2μm~3μm)より小さな直径(1.5μm~0.1μm)の質

特開平4-45584(4)

通孔を設けて、この貫通孔内にカルコゲナイド系 の半導体層を充填することにより、この半導体層 の全域が電流パスとなるようにしたものであり、 この相転移型メモリ素子によれば、前記貫通孔の 直径すなわちこの賞通孔内に充填された半導体層 の直径が小さく、したがって電流パスの体積(半 導体層全体の体積)が小さいため、カルコゲナイ ド系半導体を結晶状態からアモルファス状態にし てメモリ素子をオン状態からオフ状態に書換える リセットパルスの電流鏡を小さくすることがで きる。なお、本発明において前記貫通孔の直径を 1. 5 μ m ~ 0. 1 μ m の範囲としているのは、 貫通孔の直径を1、5μmより大きくすると、こ の貫通孔内に充填される半導体層の直径が大き くなってリセットパルスの電流値をあまり小さ くすることができなくなり、また貫通孔の直径を 0. 1μmより小さくすると、この貫通孔内に充 填される半導体層の直径が小さくなりすぎて安定 した相転移が得られなくなるためである。また、 この相転移型メモリ素子では、半導体層の全域が

また、本発明の相転移型メモリ素子の製造方法には、 層間絶縁膜に下部電極の一部に対形に対応になる。 1 μ m の 貫通孔を形成し、この絶縁膜上およびその貫通孔内にかがに発して前記を推験となる。 2 を は 体 層 を 生 ング除去して前記を 段内のみに半導体層を き 、 で が な が で まる。

また、この製造方法において、前記絶録膜上お

よびその貫通孔内にカルコゲナイド系の半導体層を推積させた後、この半導体層をその融点以上の温度に加熱すれば、半導体層の堆積時におけるる貫通孔内の半導体の充填が不完全であって絶縁原はいる。 事体層が加熱により流動状態となって絶縁原上の半導体が貫通孔に流入するから、貫通孔内に継密な膜質の半導体層を形成することができる。

〔実施例〕

以下、本発明の一実施例を図面を参照して説明する。

第1図はこの実施例の相転移型メモリ素子の断面図であり、ガラス板等からなる絶縁性悪板11の上には下部電極12およびそのライン部12aが形成され、さらにこの基板11上には、前記下部電極12およびライン部12aを覆う層間絶録13か0.1μm~0.5μmの厚さに形成されている。この層間絶録膜13は、下部電極12に対応する部分に直径が2μm~5μm程度の円形開口14を形成した基板ほぼ全面を覆う第1の

絶録膜13aと、この第1の絶録膜13aの閉口 14内に第1の絶縁膜13 aと同じ膜厚に形成さ れた第2の絶縁膜13bとからなっており、前記 第2の絶縁膜13bの中央には、直径aが1.5 μm~0.1μmのほぼ円形な貫通孔15が形成 されている。そして、この貫通孔15内には、カ ルコゲナイド系の半導体層16が密に充填されて おり、この半導体層16はその下端面において前 記下部電極12に接している。なお、カルコゲナ イド系半導体としては、例えば Ge - Te , Ia - Se, Sb - Ge - Te 等の各種組成の半導体 があり、この実施例でもこれら半導体を用いてい る。また、前記層間絶縁膜13の上には、その質 通孔15内に充填した半導体層16を覆って上 部電極17が形成されており、前記半導体層16 の上面はこの上部電極17に接している。なお、 17 a は上部電極 17 のライン部である。

第2図は前記相転移型メモリ素子の製造工程図であり、この相転移型メモリ素子は次のようにして製造される。

特閒平4-45584(5)

まず、第2図(a)に示すように、基板11上にCr等の金属膜を堆積し、この金属膜をフォトリソグラフィ法によりパターニングして下部電極12とそのライン部12aを形成する。

次に、第2図(c)に示すように、前記第1の 絶録膜13aの下部電極12と対応する部分に、 フォトリソグラフィ法によって直径 b が 2 μ m ~ 5 μ m 程度の円形開口14を形成する。

次に、第2図(d)に示すように、第1の絶録膜13aの上とその閉口14の壁面およびこの閉口14内に露出した下部電極12の上に第2の絶録膜13bを堆積させる。なお、この第2の絶録膜13bの材質は任意でよいが、例えば、第1の絶縁膜13aと同じ絶縁材料(SINまたはSIO2等)とする。この第2の絶録膜13bの堆積厚さは、前記閉口14の中心部に、カルコゲ

記級穴部15′の底部分 と孔径 a との比(h / a)が1程度以上であると、最終的に、開口14の壁 貫通孔15内に堆積する半導体層16が貫通孔 b だけが残るとともに、 15内に完全に充填されずに、この半導体層16 中に、第2図(f)に示すような空孔 s ができる ことがある。 ことがある。 ことがある。 そこで、この実施例では、前記層間絶縁膜13 上およびその貫通孔15内にカルコゲナイド系半 導体層16を堆積させた後、この半導体層16を

積する。

せた半導体層16をその融点以上の温度に加無すれば、半導体層16の堆積時における貫通孔15内への半導体の充填が不完全であっても緑膜13上の半導体が貫通孔15に流入するから、貫通孔15に光線(15、貫通孔内に級密なた。半導体層16の加熱後にこの半導体層16が結晶状態とな

面に堆積した部分と、前記級穴部 1 5 ′ の底部分がエッチング除去され、最終的に、開口 1 4 の壁面に堆積した結繰膜 1 3 b だけが残るとともに、前記級穴部 1 5 ′ が下部電極 1 2 に違する質通孔 4 の直通孔 4 の直径 b を 3 μ m とし、この開口 1 4 の壁面に接するとの絶録膜 1 3 a を を 3 μ m とし、この開口 1 4 の壁面に接するの絶録膜 1 3 b の 膜厚 d を 1 . 4 5 μ m とすると、貫通孔 4 の直径 a は、 a = 3 - 2 × 1 . 4 5

このようにして、第1の絶縁膜13 a と貫通孔15を有する第2の絶縁膜13 b とからなる層間絶縁膜13を形成した後は、第2図(ℓ)に示すように、前記層間絶縁膜13上およびその貫通孔15内にカルコゲナイド系の半導体層16をCVD法等により堆積させ、前記貫通孔15内に前記半線体層16を充填する。

ただし、この場合、前記貫通孔 1 5 のアスペクト比、すなわち孔高(層間絶縁膜 1 3 の膜厚) h

ナイド系半導体を充填する貫通孔15の直径2に

相当する径の経穴部15′を残す厚さに制御する。

また、この第2の絶縁膜13bの堆積はCVD法によって行なう。このCVD法による被膜の堆積

では、原料ガスが被膜堆積面の表面で化学反応し、

膜となって成長するため、第2の絶縁膜13bは、

第1の絶縁膜13aの上面および下部電極12の

上面にも、また関口14の壁面にも、これらの面

に対して垂直な方向にそれぞれ均一な襲厚dに堆

次に、第2図(e)に示すように、前記第2の 絶縁膜13bを、基板11面に対して垂直な方向

にエッチングが進行するエッチング条件で第1の

絶繰膜13aおよび下部電極12の上面を露出させるまでエッチングバックする。この第2の絶繰

膜13bのエッチングパックは、RIE注または

スパッタエッチング法等の異方性エッチングで行

なう。このように第2の絶縁膜13bを異方性エ

ッチングによってエッチングバックすると、第 2 の絶録 雕 1 3 b のうち、第 1 の絶録 雕 1 3 a の上

特別平4-45584(6)

り、また急冷すると半導体層16がアモルファス 状態となるが、この半導体層16の冷却は徐冷と 急冷のいずれによってもよい。

この後は、第2図(h)に示すように、層間絶線膜13上の半導体層16をエッチング除去して前記貫通孔15内のみに半導体層16を残す。

次に、第2図(i)に示すように、前記層間絶 経験13の上にCr 等の金属膜を堆積し、この金属膜をフォトリングラフィ法によりパターニング して、前記質通孔15内の半導体層16を覆う下部電極17とそのライン部17aを形成し、相転 移型メモリ素子を完成する。

すなわち、この実施例の相転移型メモリ素子は、下部電極12と上部電極17との間を絶録する
層間絶録膿13に、直径aが1.5μm~0.1μmの貫通孔15を設けて、この貫通孔15内に
カルコゲナイド系の半導体層16を充填したものであり、この相転移型メモリ素子では、その半導
の相転移型メモリ素子においてその半導体層に形

される電流パスの直径と同程度(2 μm)である場合は、半導体層16を結晶状態なりセットルパスの電流値は100m A と従来の相転移型メモリ素子とほぼ同じであるが、半導体層16の直径を1.5 μmにすると、前記リセットパルスの電流値は56.3 m A と、、従来の相転移型メモリ素子のほぼ1/2程度ですみ、さらに半導体層16の直径を小さくてすむ。

なお、この実施例において、前記貫通孔15の 直径 a を 1 . 5 μ m ~ 0 . 1 μ m の範囲としたりた きくすると、この貫通孔15内に充填される半導 体層16の直径が大きくなってリセットくな半導の 電流値をあまり小さくすることができないかない。 また貫通孔15の直径を 0 . 1 μ m より小さく体 ると、この貫通孔15内に充填される半導体 ると、この貫通孔15内に充填される半導体 16の直径が小さくなりすぎて安定した相転移が 得られなくなるためである。 成される電流パスの直径(2μm~3μm)より 小さいため、半導体層16の全域が電流パスとなる。

そして、この相転移型メモリ素子によれば、半 専体層16の直径が小さく、したがって電流パス の体積(半導体層16全体の体積)が小さいため、 カルコゲナイド系半導体を結晶状態からアモルフ ァス状態にしてメモリ素子をオン状態からオフ状 態に書換えるリセットパルスの電流値を小さくす ることができる。

すなわち、下記の表は、半導体層16の厚さ (貫通孔15の孔高)を0.3μmにした場合の、 半導体層16の直径と、この半導体層16を結晶 状態からアモルファス状態に相転移させるのに必 要なりセットパルスの電流値との関係を示してい

直径(10)	2.0	1.5	1.0	0.5	0.2	0.1
塩流(■٨)	100	56.3	25.0	6.8	1.0	0.25

この表のように、半導体層16の直径が従来の 相転移型メモリ素子においてその半導体層に形成

しかも、この相転移型メモリ素子では、半導体 層16の直径を小さくしているため、素子面積も 小さくして集積度を上げることができる。

また、前記実施例の相転移型メモリ素子の製造方法では、層間絶縁膜13に下部電極12の一部に対応させて直径1.5μm~0.1μmの貫通

特開平4~45584(ア)

孔14を形成し、この絶繰膜13上およびその貫通孔15内にカルコゲナイド系の半導体層16を推積させた後に、前記絶繰膜13上の半導体層16をエッチング除去して前記貫通孔15内のみに半導体層16を残しているから、絶縁膜13の貫通孔15内に半導体層16を充填した前記相転移型メモリ索子を製造することができる。

しかも、この製造方法では、 層間絶縁膜13 を設ける貫通孔15を、まず第1の絶縁膜13 a を形成してこの第1の絶縁膜13 a に閉口14を形成し、この閉口14の壁面に第2の絶縁膜13 bを堆積させる方法で形成しているため、前記第2の絶縁膜13 b の堆積厚さを制御することで、 道径 a が1.5μm~0.1μmの非常に小さな貫通孔15を形成することができる。

また、前記実施例の製造方法では、前記絶縁膜 13上およびその貫通孔14内にカルコゲナイド 系の半導体層16を堆積させた後、この半導体層 16をその融点以上の温度に加熱しているため、 半導体層16の堆積時における貫通孔15内への

16をその融点以上の温度に加熱して、絶縁膜 13上の半導体を貫通孔15に流入させているが、 貫通孔15の孔高(層間絶縁膜13の膜厚) h が 貫通孔15の孔径aより小さくてアスペクト比 (h/a) が1より小さい場合は、半導体層16 の堆積時にこの半導体層16が貫通孔15内に完 全に充填されるから、この場合は前紀加熱工程は 省略してもよい。

〔発明の効果〕

 半導体の充填が不完全であっても、半導体層16 を加熱により流動状態にして絶縁膜13上の半導体が貫通孔15に流入させ、貫通孔15内に半導体を完全に充填して、貫通孔15内に緻密な膜質の半導体層16を形成することができる。

なお、前記実施例では、層間絶縁膜 1 3 に設ける 貫通孔 1 5 を、第 1 の絶縁膜 1 3 aに形成した 関口 1 4 の壁面に第 2 の絶縁膜 1 3 b を堆積させる方法で形成しているが、この貫通孔 1 5 はフォトリソグラフィ法によって形成してもよく、現在のフォトリソグラフィ技術でも、1 μ m より僅かに小さい孔径までの貫通孔の形成は可能である。

第3 図は貫通孔15をフォトリソグラフィ法によって形成した相転移型メモリ素子の実施例を示しており、この実施例は、層間絶縁膜13を単一の絶縁膜とし、この絶縁膜13にフォトリソグラフィ法によって貫通孔15を形成したものである。

また、前記実施例の製造方法では、層間絶繰膜 13上およびその貫通孔14内にカルコゲナイド 系の半導体層16を堆積させた後、この半導体層

とができるし、また、半導体層の全域が電流バスとなってこの半導体層全体がアモルファス状態と結晶状態とに相転移するために半導体層の初期状態はアモルファス状態でも結晶状態でもよいから、製造時のプロセス温度の制約もなくして製造ですることができる。しかも、この相転移型メモリ素子では、半導体層の直径を小さくしているため、素子面積も小さくして集積度を上げることができる。

また、本発明の相転移型メモリ素子の製造方法
によれば、層間絶緑膜に下部電極の一部に対応形式
し、この絶緑膜上およびその貫通孔内にカルカゲナイド系の半導体層を堆積させた後に、前記絶景
膜上の半導体層をエッチング除去して前記負通
内のみに半導体層を充填した前記相転移型メモリ素子を製造することができる。

また、この製造方法において、前記絶縁膜上およびその貫通孔内にカルコゲナイド系の半導体層


を推積させた後、この半導体層をその融点以上の 温度に加熱すれば、半導体層の堆積時における質 通孔内への半導体の充填が不完全であっても、半 導体層が加熱により流動状態となって絶録膜上の 半導体が貫通孔に流入するから、貫通孔内に半導 体を完全に充填して、貫通孔内に緻密な膜質の半 導体層を形成することができる。

4. 図面の簡単な説明

第1 図および第2 図は本発明の一実施例を示す相転移型メモリ素子の断面図およびその製造工程図、第3 図は本発明の他の実施例を示す相転移型メモリ素子の断面図、第4 図は従来の相転移型メモリ素子の断面図である。


1 1 ··· 基板、 1 2 ··· 下部電極、 1 3 ··· 層間絶録 膜、 1 3 a ··· 第 1 の絶録膜、 1 3 b ··· 第 2 の絶録 膜、 1 4 ··· 閉口、 1 5 ··· 黄通孔、 1 5 ··· カルコゲ ナイド系半導体層、 1 7 ··· 上部電極。

出願人 カシオ計算機株式会社




第 2 図

特別平4-45584(8)




第 1 図




(c) 12a 12

第 2 図




第 2 図



第 3 図

特別平4-45584(9)



第 4 図